运行代码报语法错误

2019-03-25 09:19发布

站内问答 / FPGA
8552 1 1733
用verilog写的代码在quartus2中运行'timescale 1ns/1ns总是报syntax error at EEPROM...,想了好久也不明白哪里有问题。 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
eeleader
2019-03-25 17:17
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>

相关问题