verilog的一个语法问题

2019-03-25 09:24发布

站内问答 / FPGA
1172 1 1775
verilog中，一个always中如果含有好几个case语句，那么这些case语句是并发执行，还是顺序执行呢？？如下 always begin case(a)    ………… case(b)    ………… case(c)    ………… end  此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
eeleader
2019-03-25 17:14
< /

顺序执行！

一周热门 更多>

相关问题