关于Wire型和Reg型变量的使用问题

2019-03-25 09:52发布

站内问答 / FPGA
14260 1 1753
最近在一个项目中遇到了一个问题。主程序中用到了四个子程序，子程序中的变量其类型是不是不用定义？ 没有定义变量类型的话应该默认为Wire型吧？ 但问题是，里面有两个变量，如果我不定义为wire型，仿真结果就不正确，定义为wire型的话，在综合时会提示宏单元数目不够（芯片用的是Xilinx CPLD）。 求解……   此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
常见泽1
2019-03-25 17:23
< / 默认的的确是wire

一周热门 更多>

相关问题