FPGA高级验证板,源码持续分享中,讨论开发经验系列(一)

2020-01-30 16:58发布

本帖最后由 feihufuture 于 2015-10-12 20:34 编辑

最近,工作总算轻松了点,根据自己6年的FPGA产品研发经验,做了一块FPGA验证板,打样了20片,焊接了5片,各个功能都调试OK,需要源码和设计文档的也可以无偿贡献给大伙,板子参数如下:(源码在后续不断更新中,敬请关注本帖!)

支持4路PAL/NTCS图像格式输入、

1路数字摄像头输入、

1路HDMI输出、

1路VGA输出(HDMI和VGA总线复用)、

1路USB2.0高速通信接口、

1路RGMII千兆网络、

DDR3高速大内存、

USB转串口。

采用了核心板+功能底板FPGA型号:XC6SLX16/SXL25

需要空板的版主们,请发短消息!  现在正式入驻21电子,争取早日替代猴哥:lol
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
20条回答
feihufuture
2020-01-31 16:44
今天来上个RGMII的UDP传输的测试与源码!
网上众多UDP上位机调试软件中,唯有XCAP适合精确调试。
(1)打开XCAP软件,新建报文组和报文。
1.jpg
(2)双击报文,设置链路层参数。
2.jpg
(3)点击下一步,设置IP网络层参数。
3.jpg
(4)下一步,设置UDP端口。
4.jpg
(5)下一步,设置UDP发送数据。
5.jpg
(6)保存,回到首页,勾选要发送的报文,选择千兆网网卡和发送间隔。
6.jpg
程序分析
7.jpg
程序简析:
Ram的应用:
8.jpg
Chipscope抓取数据 UDP数据接收
9.jpg
10.jpg

(1)在上面第二幅图中,可以看见每一个data_o_valid脉冲,都对应着一个32位的UDP接收数据ram_wr_data。
(2)上图第二幅图中,接收了5个32位数据,最后1个数据不足4字节进行补0处理,第一个脉冲存06000000,第二个脉冲存12345678,第三个脉冲存00000000,第四个脉冲存00000000,第五个脉冲存00000000,(补齐了0),该接收与PC测试发送数据一致。
(3)由测试可以看出,在接收数据的同时,UDP数据即被存入RAM中,不耽误下一帧的接收,实现带宽最大化。
Chipscope抓取数据 UDP数据发送

11.jpg
12.jpg

PC端数据检测
13.jpg
对照XCAP接收到的数据,可以看出,发送结果和接收结果一致,另外可以通过观察数据包的结构核对UDP数据包结构。
源码地址:  :'(  没权限贴网址。。。。。。

一周热门 更多>