DSP的硬件降噪技术：
（1）采用地和电源平板；
（2）平板面积要大，以便为电源去耦提供低阻抗；
（3）使表面导体最少；
（4）采用窄线条（4到8密耳）以增加高频阻尼和降低电容耦合；
（5）分开数字、模拟、接收器、发送器地/电源线；
（6）根据频率和类型分隔PCB上的电路；
（7）不要切痕PCB，切痕附近的线迹可能导致不希望的环路；
（8）采用叠层结构是对大多数信号整体性问题和EMC问题的最好防范措施，它能够做到对阻抗的有效控制，其内部的走线可形成易懂和可预测的传输线结构。且要密封电源和地板层之间的线迹；
（9）保持相邻激励线迹之间的间距大于线迹的宽度以使串扰最小；
（10）时钟信号环路面积应尽量小；
（11）高速线路和时钟信号线要短且要直接连接；
（12）敏感的线迹不要与传输高电流快速开关转换信号的线迹并行；
（13）不要有浮空数字输入，以防止不必要的开关转换和噪声产生；
（14）避免在晶振和其它固有噪声电路下面有供电线迹；
（15）相应的电源、地、信号和回路线迹要平行布景，以消除噪声；
（16）使时钟线、总线和片使能端与输入/输出线和连接器分隔开来；
（17）使路线时钟信号与I/O信号处于正交位置；
（18）为使串扰最小，线迹用直角交叉和散置地线；