FPGA

Quartus问题

2019-07-16 02:01发布

站内问答 / FPGA
4696 3 1495
本帖最后由 boscotsang 于 2012-11-4 15:51 编辑

1、module BUZZ (BUZ);output BUZ;
assign BUZ = 1;
endmodule

我这个模块控制蜂鸣器常关，为什么分配管脚的时候BUZ的方向是unknown，是不是顶层模块跟子模块要有一定的联系才行？

2、警告里面说的timing Requirements not met是什么意思？会有什么影响？如何解决？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
ylbaiwy
2019-07-16 08:02
第一个问题，你的主模块里也要写BUZ，然后调用子模块。
第二个问题，时序不满足要求。出现在Critical Warning里，有时候对设计会产生影响。解决的方法你需要看给出来的时序分析报告，然后再制定时序约束。
很多时候是不做时序分析的，我一般会忽略这个警告

一周热门 更多>