PCB设计黄金法则永不改变
尽管目前半导体集成度越来越高，许多应用也都有随时可用的片上系统，同时许多功能强大且开箱即用的开发板也越来越可轻松获取，但许多使用案例中电子产品的应用仍然需要使用定制PCB。在一次性开发当中，即使一个普通的PCB都能发挥非...
Altium Designer中关于PCB及原理绘制那些高级玩意总结
-
weixin_43394725
发布于
电路设计
- 0评论
- 18418次浏览
- 1513人收藏
- 2019-07-14 11:46
写在前面:
这些编辑技巧对于实际电中板设计性能的提高是很重要的,对常用的高级 PCB 编辑技巧进行了总结，这些技巧包括放置文字、放置焊盘和放置过孔，还介绍了包地、补泪滴、放置填充和敷铜等 PCB 技巧,除自己亲自的体验,有好多资料是...
超级实用AD常用快捷键总结
-
weixin_34378922
发布于
电路设计
- 0评论
- 14596次浏览
- 1073人收藏
- 2019-07-14 11:46
一、PCB中常用快捷键
R+L 输出PCB中所有网络的布线长度
Ctrl+左键点击对正在布的线完成自动布线连接
M+G 可更改铜的形状;
按P+T在布线状态下，按Shift+A可直接进行蛇线走线
T+R对已布完的线进行蛇线布线
E++M+C点击空白出可迅速找到...
几回魂梦与君同——线程相关函数
创建线程后进程的地址空间没有变化，该进程退化为主线程。
创建出的子线程和主线程共用一块地址空间，但他们有各自独立的PCB，而子线程的PCB是从主线程拷贝来的。
子线程在不设置分离属性的前提下，必须由主线程来释放其PCB。
主线程程和...
Altium Designer 绘制圆形 polygon cutout
1. 概述
近期在学 PADS 这个平台，禁止覆铜区域可以放置各种形状，而在 AD 一直用的是 polygon pour cutout 这个选项，似乎不能绘制出圆形呢？别着急，我们接着往下看，AD 还是上手比较快的设计软件。
2. 步骤
如上所述，一般我们在...
Windows各版本EPROCESS结构
-
cuanli0007
发布于
电路设计
- 0评论
- 15416次浏览
- 1775人收藏
- 2019-07-14 11:45
Windows XP:
+0x000 Pcb : _KPROCESS
+0x000 Header : _DISPATCHER_HEADER
+0x010 ProfileListHead : _LIST_ENTRY [ 0xffbcc030 - 0xffbcc030 ]
+0x018 DirectoryTableBase : [2] 0x2807000
+0x020 LdtDescriptor : _KGDTENTRY
+0x028 Int...
Altium Designer快速将元器件放到另一层
-
liu0033546
发布于
电路设计
- 0评论
- 17632次浏览
- 1297人收藏
- 2019-07-14 11:45
在拖动一个元件封装时，按 L 键可使一个元件封装放置到 PCB 板的另一面。
MT8163平板芯片资料汇总(原理图,MMD,PCB)
MT8163平板资料：
包括原理图、MMD、PCB等技术资料
MT8163 mmd User Guide
Discrete_LPDDR2_POP_168b_EMMC
Discrete_LPDDR3_178b_eMMC
Discrete_LPDDR3_POP_168b_eMMC
eMCP_LPDDR3_ 221b_eMMC
PCDDR3_16bitx2
http://bbs.16rd.com/thread...
Cadence中常见文件格式
-
huzhipeng771926716
发布于
电路设计
- 0评论
- 15219次浏览
- 984人收藏
- 2019-07-14 11:45
原文地址::http://wenku.baidu.com/link?url=Z_TMmtetJ9Xh2z2EHzXzhT5RNI2CZ7u5aeNLGGHHjozVjAbn9f4fHYQI2rFNx2lgQU38Zd9X4x0OUANGW-H4DzOVaEFe2g2Gb3-aQsvCc3K
Allegro中常见的文件格式
.brd 工具：PCB Design Expert PCB布线
....
PADS2007中通过原理图产生网表的错误文件示例
-
XHY__handsome
发布于
电路设计
- 0评论
- 13211次浏览
- 1417人收藏
- 2019-07-14 11:45
PCB Net List Errors Report - 2013_7_9_XXX_Board.sch - Wed Jul 24 23:58:10 2013
--------------------------------------------------------------------------------------
Design to Library Part Consistency Check
---------------...
_EPROCESS结构简单了解！
lkd> dt _EPROCESS
nt!_EPROCESS
+0x000 Pcb : _KPROCESS
+0x06c ProcessLock : _EX_PUSH_LOCK
+0x070 CreateTime : _LARGE_INTEGER
+0x078 ExitTime : _LARGE_INTEGER
+0x080 RundownProt...
allegro 修改引脚号
-
jiaxiaojie1981
发布于
电路设计
- 0评论
- 15482次浏览
- 1416人收藏
- 2019-07-14 11:45
Edit->Text， 选中引脚号(不是引脚)，在command窗口修改即可。
20161021-Allegro内电层分割
-
egyptshizhe
发布于
电路设计
- 0评论
- 9206次浏览
- 1383人收藏
- 2019-07-14 11:45
在进行4层或4层以上电路板LAYOUT的过程中，电源层和地层经常会进行分割，下边是Allegro16.6中，对电源层和地层进行分割的操作。
本次以分割地层为例，电源层同样道理。
1.用Line工具，沿着outline在Route Keetin画一圈。如下图。 ...
Altium Designer 18系统参数选项介绍及常规设置
System
随着我们所使用的AD版本越高，其对于中文的支持便越好了，很多选项一看就懂不做过多介绍
快捷键：O+P (在已打开某个工程的情况下有效)
General(常规)
其他选项保持默认不必更改，主要关注本地化选项将AD汉化，当然，使用英...
Cadence 16.6 Allegro中如何设置多层板的每一层的差分信号的线宽和线间距以保证100
简单地说，从PCB板厂拿到各层的Thickness参数（或许介电常数也可以提供）后，利用Si9000设定好差分阻抗100Ω，计算出合适的差分线宽和线间距。
项目上使用的层叠设置如下图所示，下图中各层的Thickness由PCB板厂提供。
上图勾选了右下角...