求助如何测试sdram控制器

2019-03-25 10:06发布

站内问答 / FPGA
5402 2 1269
大家好.本人正在学习verilog,手上Altera的开发板上有一块sdram,
所以想写一个sdram控制器.请问大家我写完之后在modelsim里如何去写
testbench?以前听说ddr在ise里能够调用仿真模型和配套的testbench模板,
那么quartus有这样的功能吗,请前辈们指点一下我该如何去测试,谢谢了! 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
eeleader
1楼-- · 2019-03-25 14:29
< /

你如果已经写完DDR控制器的东西话。我建议一样可以用testbench完成仿真语句开发，然后测试。

lidywk
2楼-- · 2019-03-25 16:31
 精彩回答 2  元偷偷看……

一周热门 更多>

相关问题