FPGA - 平头弟

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

新手，跪求spi串口程序

言尽于此33·2019-07-15 23:07·16 回答·问答

关于modelsim中有Rom读取Hex文件仿真时出现问题，请教各位攻城狮?

yhsy110·2019-07-15 23:07·11 回答·问答

HELP!! Lattice diamond 仿真只要包涵ipx就没有反应。

yagesi104·2019-07-15 23:07·1 回答·问答

如何减小clock skew？

twz·2019-07-15 23:07·1 回答·问答

cyclone V控制DDR3的读写，quartusII配置DDR3 ip核后，如何调用实现DDR3的读写呢，谢谢

兰儿·2019-07-15 23:07·7 回答·问答

关于generate,ODDR,OBUFDS 数据传输问题

fan09272033·2019-07-15 23:07·2 回答·问答

modesim_altera仿真ROM时总出错，ROM里的数据全是0

北戴河长春·2019-07-15 23:06·2 回答·问答

请问Cyclone1系列中型号后缀带N的是什么意思？

寻找乌鸦的狐狸·2019-07-15 23:06·2 回答·问答

quartus ii 报错：Error: promoted from Critical Warning: Timing requirements not met

疯子的小欢喜·2019-07-15 23:06·3 回答·问答

ad9361+FPGA 发射问题，ODDR转换问题望大神解答

fan09272033·2019-07-15 23:06·5 回答·问答

求教两正弦信号同步的问题

dora2568·2019-07-15 23:06·4 回答·问答

小菜求高手解答

liduohui917·2019-07-15 23:06·1 回答·问答

编写的一个模块本来仿真是正确的但是和另一个模块联合仿真的时候有一个输出相对延时了很长时间

TT24593638·2019-07-15 23:06·6 回答·问答

谁有quartus ii 6.0的下载啊？、？？

那个男人007·2019-07-15 23:06·4 回答·问答

请问本科生想做FPGA相关项目，去哪里找项目比较好？

青木涼一·2019-07-15 23:06·4 回答·问答

首页上一页 322 323 324 325 326 327 328 329 下一页最后一页

相关标签