FPGA - 平头弟

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

小白请教下各位，下面这幅图中的testbech该怎么写，主要是A相信号和B相信号的问题，谢谢各位。

TH24·2019-07-15 22:44·5 回答·问答

关于FPGA 模块间进行大量数据的交换

啊哒·2019-07-15 22:44·2 回答·问答

Modelsim 仿真的时候出现下面的问题不知道怎么回事，麻烦大家帮忙看看，谢谢。

TH24·2019-07-15 22:44·6 回答·问答

用verilog语言编写PwM生成模块

sxw2346·2019-07-15 22:44·2 回答·问答

求一个TDC工程文件

Sparrow033·2019-07-15 22:44·2 回答·问答

ISE FPGA Editor的编辑的问题

Sparrow033·2019-07-15 22:44·1 回答·问答

ip核使用问题

ys_1406988201·2019-07-15 22:44·3 回答·问答

求教VHDL编写三相输入

封白道·2019-07-15 22:44·1 回答·问答

Verilog程序，请好心人帮忙解答

eve_dancing·2019-07-15 22:44·4 回答·问答

在我的Quartus13.0和13.1的MegaWizard Plug In Manager里找不到altaccumulate这个累加器IP?

冷暖朱槿·2019-07-15 22:44·3 回答·问答

在设计FPGA程序时，谁遇到过如下的警告啊： One or more signals are missing in the process sensitivity list.

201100474323·2019-07-15 22:44·3 回答·问答

FPGA芯片选择问题！

mswind·2019-07-15 22:44·3 回答·问答

基于FPGA的点阵汉字显示设计

刘*勋·2019-07-15 22:43·4 回答·问答

我想用Verilog HDL语言写一个FPGA的程序

381***661·2019-07-15 22:43·14 回答·问答

FPGA占空比测量帮忙误差解决

son******g27·2019-07-15 22:43·6 回答·问答

首页上一页 337 338 339 340 341 342 343 344 下一页最后一页

相关标签