0评论

• 郑大海 2019-07-16 06:02

Quartus无法创建IP核，在生成的时候报错，求救99999

0评论

• 郑大海 2019-07-16 05:40

求教！用Verilog实现宏定义时编译错误

0评论

• 郑大海 2019-07-16 02:31

FPGA编辑出错

0评论

• 郑大海 2019-07-16 01:59

请问如何用fpga读取外部传来的信号，控制小灯点亮？

0评论

• 郑大海 2019-07-16 01:51

FPGA开发板上的接口哪个速率足够传输视频并且设计简单？

0评论

• 郑大海 2019-07-16 01:24

EDA 基于LM75A的温度传感器verilog程序

0评论

• 郑大海 2019-07-16 01:22

cc2500模块怎么用smart RF调试，要连接什么线吗？

1评论

• 郑大海 2019-07-16 01:15

请问对12.918做无损定点化，最小位宽是多少？

0评论

• 郑大海 2019-07-15 23:45

FPGA核心板上没有232通信模块，怎么调试rs232通信？

0评论

• 郑大海 2019-07-15 23:30

关于rom中读取内容全是0