关于verilog实现CRC的问题

2020-02-24 20:34发布

CRC-16是一种校验码标准,他的生成多项式为G(x)=x^16+x^15+x^2+1;不明白下面生成串行16位校验码的程序(求好心的大神指导):
QQ图片20131120160930.jpg QQ图片20131120161103.jpg
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
11条回答
joychou
1楼-- · 2020-02-25 16:14
fengfei19901026 发表于 2013-11-28 19:56
这个你用FPGA实现过吗

实现过,不是很难,按照分析好的步骤一步一步写就行了,甚至不需要理解CRC的原理。
fengfei19901026
2楼-- · 2020-02-25 19:45
 精彩回答 2  元偷偷看……
joychou
3楼-- · 2020-02-25 23:37
fengfei19901026 发表于 2013-11-29 16:51
那你用verilog做过二进制退避算法吗

没有,我做的都是低端应用,没有什么复杂的算法
14730497
4楼-- · 2020-02-26 03:58
14730497
5楼-- · 2020-02-26 08:20

一周热门 更多>