FPGA

DDR2的锁相环与网表

2020-02-27 21:10发布

站内问答 / FPGA
6461 4 4
各位大侠，我使用ALTERA的DDR2控制器，发现锁相环没跑起来，综合生成时序网表时也报错，说是不开放的，这是怎么回事?
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
zhukegood
1楼-- · 2020-02-28 00:11
没图没程序的怎么帮你看啊
habc987
2楼-- · 2020-02-28 05:52
 精彩回答 2  元偷偷看……
yghanwuji
3楼-- · 2020-02-28 06:27
pll应该是开放的啊

一周热门 更多>