求大神帮忙看一下这个异步FIFO里的一个信号问题

2019-07-15 20:56发布

3699 2

求助各位，这是我的一个异步FIFO的实验，异步FIFO这里在wrreq置高后开始写数据时，为啥第一个wrclk上升沿时wrusedw还是0啊，到第二个才加1,我觉得应该是图里黄线的地方就加1，问一下这是为什么，麻烦各位大神了

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2019-07-16 01:38

求各位帮忙解答啊一下啊

2楼-- · 2019-07-16 02:21

DCFIFO从wrreq到wrused延时2个时钟