Verilog并行数据处理问题

2019-07-15 21:16发布

我在一个小练习中需要处理图像数据,一帧的图像是并行进来的,如下图所示: 捕获.JPG

一帧总共有几千个pixel。假设说我想给每一个pixel乘上一个不同的系数(使用乘法器实现),乘法器是流水线结构。请问有没有简洁的Verilog语言(当然也要是可综合的)能让我用较少的乘法器实现(比如说,我有没有可能在一个循环中遍历这些输入信号)。乘法器用的太多,且不说实际电路面积太大的问题(假设我不是很care delay),首先代码就是很臃肿很长,都是相似的模块,但这些pixel数据是并行进来的,又不是存在一个ram中,不知如何能循环遍历,希望各位大佬不吝赐教,谢谢!


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
reallmy
1楼-- · 2019-07-15 22:45
并行数据流转成串行数据流,然后在乘,这样一个乘法器就够了,乘完在转成并行,前提是你能接收这个处理延时
风琴的纪念
2楼-- · 2019-07-16 03:52
利用generate for可以节省代码,但是不会节省电路,不知可行否?

一周热门 更多>