（新人求助），Quartus ii 的 Verilog 设计，怎么把自己的底层文件添加到顶层？-第2页回答

（新人求助），Quartus ii 的 Verilog 设计，怎么把自己的底层文件添加到顶层？

2019-07-15 23:39发布

本帖最后由此账号已注册于 2015-8-8 21:04 编辑

作为初学者，今天编写了几个底层的 .V 程序，然后又编写顶层的.v顶层文件，可是，总是找不到添加的方法，

百度了好久，也没找到，求助大神们，怎么添加？

我的意思是这样的顶层调用底层

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

9条回答

1楼-- · 2019-07-17 00:55

每一个底层.v都是一个函数，有输出也有输入。就像C语言中调用函数一样，把底层的头文件，放到顶层里面，把输入输出跟顶层文件输入输出对应上，编译一下，就可以了。

2楼-- · 2019-07-17 02:01

直接在顶层文件里调用就行了啊，多看看书吧。

3楼-- · 2019-07-17 03:33

精彩回答 2 元偷偷看……