0评论

• zhaojingzb 2020-02-23 14:44

FPGA实现波形发生器

0评论

• zhaojingzb 2020-02-23 14:20

用状态机好还是不用状态机好

0评论

• zhaojingzb 2020-02-23 13:43

AD采样有问题

0评论

• zhaojingzb 2020-02-23 11:22

fpga ddr2 初始化异常

0评论

• zhaojingzb 2020-02-18 04:05

关于用FPGA实现PWM延迟（死区）的verilog hdl程序请指正

0评论

• zhaojingzb 2020-02-07 09:36

无人机项目发起－－DEMO发起

0评论

• zhaojingzb 2020-02-07 05:52

关于DCM与时序约束被ignore

0评论

• zhaojingzb 2020-02-07 04:53

xilinx mpmc vfbc仿真的奇怪问题

0评论

• zhaojingzb 2020-02-06 22:10

悬赏现金解决时钟同步的问题

0评论

• zhaojingzb 2020-02-06 19:54

新手学习FPGA开发板选哪种好？

0评论

• zhaojingzb 2020-02-06 18:14

悬赏现金解决时钟同步的问题

0评论

• zhaojingzb 2020-02-06 17:49

ISE MAP时间长，请大家帮忙看看！

0评论

• zhaojingzb 2020-02-06 17:47

关于FPGA连续写入FIFO后NiosII读取数据错误的问题

0评论

• zhaojingzb 2020-02-06 17:41

我们自己学习开发CPU

0评论

• zhaojingzb 2020-02-06 17:18

怎么在CLK下将多个周期内的脉冲边沿分别提取出来？如下图