0评论

• tx_xy 2019-03-26 01:22

求问一个xilinx 时钟使用的问题

0评论

• tx_xy 2019-03-26 00:48

关于组合反馈

0评论

• tx_xy 2019-03-26 00:25

如何用VHDL设计一个延时器

0评论

• tx_xy 2019-03-25 23:33

求教各位大虾xilinx公司xc9572xl vq64 引脚参数

0评论

• tx_xy 2019-03-25 23:24

ModelSim中自带一个例子的疑问

0评论

• tx_xy 2019-03-25 23:07

FPGA芯片RAM分割问题（在线等）

0评论

• tx_xy 2019-03-25 22:50

DSP、FPGA的时钟线

0评论

• tx_xy 2019-03-25 22:44

LDPC码IP核求购

0评论

• tx_xy 2019-03-25 22:40

用双端口RAM构造缓存窗口

0评论

• tx_xy 2019-03-25 22:39

公司招人 待遇优厚

0评论

• tx_xy 2019-03-25 22:38

Altera的时序约束问题

0评论

• tx_xy 2019-03-25 21:59

NIOS调试失败

0评论

• tx_xy 2019-03-25 21:57

检测报警的设计 求助

0评论

• tx_xy 2019-03-25 21:29

如何控制并改变FPGA的内部时钟

0评论

• tx_xy 2019-03-25 20:48

vhdl可以指定赋值的位数吗？