0评论

• tx_xy 2019-03-25 18:07

用PLL产生180度的时钟有问题

0评论

• tx_xy 2019-03-25 17:28

求最小值

0评论

• tx_xy 2019-03-25 17:27

后仿真对了为什么下载到fpga出来的结果不对

0评论

• tx_xy 2019-03-25 17:22

怎样嵌套三段式状态机

0评论

• tx_xy 2019-03-25 16:29

求助：可综合的verilog代码的若干问题

0评论

• tx_xy 2019-03-25 16:21

用VHDL语言完成CPLD设计制作二路复用的2.048MHz时钟信号和二路8KHz帧同步信号。

0评论

• tx_xy 2019-03-25 16:11

————求 SPWM 的源程序 和设计方法 有哪位大大做过么？？？

0评论

• tx_xy 2019-03-25 15:52

VHDL中如何将两个模块中的inout互联？

0评论

• tx_xy 2019-03-25 15:40

编程求助啊啊啊啊啊啊啊啊啊啊

0评论

• tx_xy 2019-03-25 15:11

quartus ii 求助

0评论

• tx_xy 2019-03-25 14:57

FPGA与单片机之间的通信

0评论

• tx_xy 2019-03-25 14:50

求助计算两个存储器数的差

0评论

• tx_xy 2019-03-25 14:46

XILINX 原语使用问题

0评论

• tx_xy 2019-03-25 14:16

顶层模块测试问题

0评论

• tx_xy 2019-03-25 14:07

有关分频的程序